



PROBLEM SESSION 6

Arithmetic

คณะผู้จัดทำ

นัธวัฒน์	ปริมสิริคุณาวุฒิ	67070501027
วิศิษฐ์	สุวรรณเนาวิ	67070501042
พลวิษฐ์	วัฒนเหมรัตน์	67070501067

เสนอ

ผศ. ราชวิช สโรชวิกสิต

รายงานนี้เป็นส่วนหนึ่งของรายวิชา

CPE223 สถาปัตยกรรมคอมพิวเตอร์ (Computer Architectures)

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์

มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

ภาคเรียนที่ 2 ปีการศึกษา 2568

Instruction

1. Show the solution of booth algorithm with $-4 * 5$ and $5 * -4$ and then discuss it.
2. To increase the efficiency of the multiplication of booth algorithm by using bit-pair recoding, show the solution of $-4 * 5$ and $5 * -4$, and then discuss it.

Booth Algorithm

จากโจทย์ จากเลขฐานสิบ -4 จะได้เลขฐานสองในรูปแบบ 2's complement คือ 1100 และ 5 จะได้เลขฐานสองในรูปแบบ 2's complement คือ 0101

พิจารณา -4×5

$$M = -4 (1100), Q = 5 (0101)$$

$$\begin{array}{r} \begin{array}{r} 1 \ 1 \ 0 \ 0 \ (-4) \\ \times 0 \ 1 \ 0 \ 1 \ (+5) \\ \hline \end{array} \quad \Rightarrow \quad \begin{array}{r} \begin{array}{cccccc} & & 1 & 1 & 0 & 0 \\ & & +1 & -1 & +1 & -1 \\ \hline 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 \\ 1 & 1 & 1 & 1 & 1 & 0 & 0 & \\ 0 & 0 & 0 & 1 & 0 & 0 & & \\ 1 & 1 & 1 & 0 & 0 & & & \\ \hline 1 & 1 & 1 & 0 & 1 & 1 & 0 & 0 \end{array} \\ \end{array} \quad (-20)$$

พิจารณา 5×-4

$$M = 5 (0101), Q = -4 (1100)$$

$$\begin{array}{r} \begin{array}{r} 0 \ 1 \ 0 \ 1 \ (+5) \\ \times 1 \ 1 \ 0 \ 0 \ (-4) \\ \hline \end{array} \quad \Rightarrow \quad \begin{array}{r} \begin{array}{cccccc} & & 0 & 1 & 0 & 1 \\ & & 0 & -1 & 0 & 0 \\ \hline 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & \\ 1 & 1 & 1 & 0 & 1 & 1 & & \\ 0 & 0 & 0 & 0 & 0 & & & \\ \hline 1 & 1 & 1 & 0 & 1 & 1 & 0 & 0 \end{array} \\ \end{array} \quad (-20)$$

Booth Algorithm มีจุดมุ่งหมายเพื่อลดจำนวนการดำเนินการทางคณิตศาสตร์ (การบวกและการลบ) โดยอาศัยการเข้ารหัส (Recoding) ลำดับของบิต '1' ในตัวคูณ

- **กรณี $-4 * 5$ (ตัวคูณ 5 = 0101):**

ตัวคูณมีรูปแบบ '0' สลับกับ '1' (0101) ซึ่งทำให้เกิดการ Recoding ที่เป็น +1M, -1M สลับกัน ส่งผลให้เกิดการดำเนินการทางคณิตศาสตร์ (บวก/ลบ) สูงสุดถึง 4 ครั้งต่อ 4 บิต (หรือ n ครั้งสำหรับตัวคูณ n บิต) **กรณีนี้จึงถือเป็นกรณีที่แย่ที่สุด (Worst Case)** ของ Booth Algorithm และให้ประสิทธิภาพไม่แตกต่างจากการคูณแบบปกติ

- **กรณี $5 * -4$ (ตัวคูณ -4 = 1100):**

ตัวคูณมี ลำดับของ '1' ติดกัน (1100) ซึ่ง Booth Algorithm สามารถเข้ารหัสให้มีการดำเนินการทางคณิตศาสตร์เกิดขึ้นเพียง **1 ครั้ง** (ใช้ -1M เพียงครั้งเดียวที่ตำแหน่งเปลี่ยนจาก '0' เป็น '1') **กรณีนี้จึงถือเป็นกรณีที่ดีที่สุด (Best Case)** และให้ความรวดเร็วในการคำนวณที่สูงมาก

ข้อจำกัดของ Booth: ประสิทธิภาพจะขึ้นอยู่กับรูปแบบของตัวคูณอย่างมาก หากเป็น Worst Case (0101) จะไม่ได้ช่วยเพิ่มประสิทธิภาพเลย

Bit-Pair

พิจารณา -4×5

$$\begin{array}{r}
 1\ 1\ 0\ 0\ (-4) \\
 \times 0\ 1\ 0\ 1\ (+5) \\
 \hline
 \end{array}
 \Rightarrow
 \begin{array}{r}
 1\ 1\ 0\ 0 \\
 11 \\
 \hline
 1\ 1\ 1\ 1\ 1\ 1\ 0\ 0 \\
 1\ 1\ 1\ 1\ 0\ 0 \\
 \hline
 1\ 1\ 1\ 0\ 1\ 1\ 0\ 0\ (-20)
 \end{array}$$

พิจารณา 5×-4

$$\begin{array}{r}
 0\ 1\ 0\ 1\ (+5) \\
 \times 1\ 1\ 0\ 0\ (-4) \\
 \hline
 \end{array}
 \Rightarrow
 \begin{array}{r}
 0\ 1\ 0\ 1 \\
 1 \\
 \hline
 0\ 0\ 0\ 0\ 0\ 0\ 0\ 0 \\
 1\ 1\ 1\ 0\ 1\ 1 \\
 \hline
 1\ 1\ 1\ 0\ 1\ 1\ 0\ 0\ (-20)
 \end{array}$$

Bit-Pair Recoding ถูกพัฒนาขึ้นเพื่อแก้ปัญหาคำนวณที่ไม่สม่ำเสมอของประสิทธิภาพใน Booth Algorithm โดยมีเป้าหมายในการ **ลดจำนวนผลคูณย่อย (Partial Products) ลงเหลือเพียงครึ่งเดียวเสมอ ($n/2$)**

- สำหรับตัวคูณ 4 บิต ($n=4$) จำนวนผลคูณย่อยจะลดลงเหลือ **2 ผลคูณย่อย** เสมอ
- กรณี $-4 * 5$ และ $5 * -4$: การคำนวณทั้งสองแบบจะถูกแปลงจากตัวคูณ 4 บิต ให้เหลือเพียง 2 ผลคูณย่อยเท่านั้น ทำให้:
 - **ลดจำนวนรอบ (Clock Cycles) ในการคำนวณ** จาก 4 รอบ เหลือเพียง 2 รอบ
 - **เพิ่มประสิทธิภาพในการทำงานอย่างสม่ำเสมอ** ไม่ว่าตัวคูณจะมีรูปแบบเป็น Worst Case (0101) หรือ Best Case (1100) ของ Booth Algorithm แบบธรรมดาก็ตาม

สรุป: Bit-Pair Recoding จึงเป็นวิธีที่มีประสิทธิภาพเหนือกว่า Booth Algorithm แบบดั้งเดิม เนื่องจากสามารถรับประกันการลดจำนวนผลคูณย่อยได้คงที่ ทำให้เวลาที่ใช้ในการคูณมีความสม่ำเสมอและรวดเร็วกว่า